S1300 PCI макетная плата PCI FPGA макетная плата макетная платформа winder

Описание

S1300 PCI FPGA макетная плата с использованием интерфейса PCI, удобная для самостоятельного развития,
Пользователи могут проектировать свои собственные патч-панели приложения, такие как внешний A/D сбор данных,
Обработка данных изображения и другие системные приложения, без необходимости слишком много понять интерфейс PCI.
Совет по развитию совместим с иридия элемента огонь нож «дракон» серии FPGA развитию, по телефону или электронной почте очень дешево.
Ядро FPGA chip использует новый CYCLONE FPGA серии ALTERA компании,
EP1C6Q240C8 (стандартная конфигурация)/EP1C12Q240C8, емкость 6000/12000 логических макроединиц, соответственно,
Эквивалентна стандартным 150000/30 миллионным логическим воротам, скорость-8, после того, как скорость составителя может достигать 100 МГц,
Может поддерживать ALTERA SOPC core NIOS2 разработке систем NIOS2 среды программирования скомпилирован
Выполняемые файлы можно загрузить через интерфейс PCI на макетную плату для флэш-памяти;
Бесплатная ALTERA QUARTUS2 4,1 и NIOS2 1,01 средств разработки программного обеспечения компакт-дисков;
Поддержка макетной платы как и PS режим загрузки, с макетной платой бесплатно ALTERA
BYTEBLASTER 2 загрузите кабель для пользователей;
Обеспечить NIOS2 Процессор руководство по разработке и техническую поддержку;

Для интерфейса PCI материнской платы внешний интерфейс шины поддерживает 8,16, 32-разрядный шины данных, может быть непосредственно и Процессор,
SDRAM, FIFO, чип внешнего интерфейса и другое оборудование, непосредственно подключенное.
Ниже приведен внутренний IP Основной интерфейс платы разработки FPGA:
Шина PCI 2,2 стандарт, 32-разрядный автобус, полностью VHDL исходный код предназначена для обеспечения;
Поддержка конфигурации шины PCI чтение, настройка записи;
Поддержка PCI bus IO read, IO write;
Поддержка PCI bus BUS MASTER read, BUS MASTER write;
Поддержка внутреннего прерывания DMA и генерации внешнего входного прерывания шины;
Поддерживает два места PCI IO, Размер 256 байт;
Поддержка пространства памяти PCI, размер 4 м байт;
Поддержка доступа к PCI burst, длина разрыва от 8 до 128 двойной длины слова;
Пользователи могут определить свой собственный идентификатор устройства и идентификатор производителя;

1 NIOS2 Процессор ядро для пользователя тест использования;
1 FPGA внутренний 16C450 последовательный порт, полностью VHDL ядро предоставляется;
1 группа 4MX32 бит SDRAM, максимальная емкость для поддержки 64MX32 бит SDRAM интерфейс, полный VHDL
Исходный код интерфейса SDRAM ядра;
1 группы 16-бит флэш-памяти (29LV800BB), 1 м байт, а также может быть расширена до 32 бит,
До 16 M байт флэш-память, полностью VHDL исходный код предназначен для того, чтобы обеспечить NIOS2 Процессор boot; в то же время
4-канальный выход переключателя, открытый сборник выход, 500ma приводной ток, масштабируемый
До 64 выхода переключателя;
4-канальный цифровой вход переменного тока, оптической изоляцией вход переменного тока, может быть увеличена до 64 входного сигнала;
1 7-элемент цифрового дисплея выход, предоставление прямой функцией отображения, удобный FPGA развитию
И отладки;
4 Светодиодный индикатор состояния выходов, которые обеспечивают отладку и тестирование использования, полный
VHDL исходный код ядра;
2 ввода ключа, для того чтобы обеспечить внешний вход прерывания функция для пользователей для тестирования и отладки использования;
Внешний Стандартный 32-битный шины данных, обеспечивая dma передача данных потенциала;

Вышеуказанные функции обеспечивают интерфейс PCI для доступа и работы, обеспечивая DOS, WINDOWS98/WINDOWS
2000 WDM драйвер и тестовый исходный код программы.

С FPGA макетная плата Бесплатная QUARTUS4.1 и NIOS2 1,01 средств разработки программного обеспечения компакт-диска, так же, как
ALTERA BYTEBLASTER 2 кабель для загрузки один;
Поддержка макетной платы как/PS режим загрузки;

Производительность и совместимость, тестирование стабильности
Плата разработки PCI-E тестируется на следующих ПК-совместимых и работает нормально:
Тест производительности с использованием максимального цикла передачи, каждый DMA Размер блока 512 K байт, в соответствии со средним потоком 5 секунд, рассчитан на 1

Сколько раз блок DMA переносится.
Cpu материнская плата памяти чипсет операционная система DMA чтение DMA запись
P4 2,66G 512 М DDR 915 P 533 FSB WIN2000/XP 112 Mбайт/сек 89 Мбайт/сек

Область применения:

Сбор данных, a/d, d/a преобразование данных, обработка данных
Многоканальное расширение 232/485, без внешнего 16c550, 1k50 максимум может обеспечить шесть последовательных портов,
Внутренний 16c550 fifo до 1 k байт;
Многоканальный цифровой вход/выход расширения, может быть расширен до 64 дорог;
Буферизация данных Pci, шифрование данных;
Промышленное управление;

Http:/www.mbm-chip.com